## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000258500 A

(43) Date of publication of application: 22.09.00

(51) Int. CI

G01R 31/28 G06F 11/22

(21) Application number: 11061157

(22) Date of filing: 09.03.99

(71) Applicant:

HITACHI LTD

(72) Inventor:

NAKAO NORINOBU HATAKEYAMA KAZUMI HIKONE KAZUFUMI

SHIMAMURA KOTARO


## (54) SEMICONDUCTOR INTEGRATED CIRCUIT AND STORAGE MEDIUM

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit designed in a shift scanning mode and allowing reduction in the amount of test data, the number of scan data input/output terminals, or a test time.

SOLUTION: A semiconductor integrated circuit 101 is designed in a shift scanning mode. In this case, two partial circuits 171, 172 constructed of a plurality of FF with a scanning function 111-113, 131-133 working as shift registers and a scan chain 110 connecting the respective FF with a scanning function to each other are provided, and the partial circuits 171, 172 are connected together in a single branch point 153.

COPYRIGHT: (C)2000,JPO



3 Ø 計 (IZ) 公開特

-258500(11)特許出顧公開番号 特開2000

31/28 11/22 G01R G06F 면 디 觀別記号 360 11/22 31/28 G01R (51) Int Cl.7 G06F

平成12年9月22日(2000.9.22) テーフート"(参考) 2G032 258500A) Ç -00024(43)公開日

**E** O ₩ OL 未踏水 開水項の数8 審查請次

(71) 出國人 平成11年3月9日(1999.3.9) 梅夏平11-61157 (21)出願番号 (22) 出題日

東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所 中尾 教神 (72) 発明者

000005108

茨城県日立市大みか町七丁目1番1号 式会社日立製作所日立研究所内

秾

晶山 (72) 発明者

茨城県日立市大みか町七丁目1番1号 式会社日立製作所日立研究所内

100068504 (74) 代理人

田田 弁理士 小川 最終頁に嵌く

## 半導体集積回路及び記憶媒体 (54) [発明の名称]

(57) [要約]

×

【概題】シフトスキャンガ式で設計された半導体集積回 路について、テストデータ量を削減し、スキャンデータ 入出力端子数あるいはテスト時間を削減可能な半導体集 樹回路を提供する。 【解決手段】シフトスキャン方式で設計された半導体集 **禎回路101において、シフトレジスタとして動作する** 複数のスキャン機能付FFII ~ 113, 131~1 3.3と、各々のスキャン機能付FFを接続するスキャン を有し、その部分回路171、172は、1つの分岐点 チェーン110からなる2つの部分回路171,172 153にて結線されている。

【語来項1】シフトスキャンガ式で設計された半導体集 [年許諾米の衛用]

少なくとも2つの追記スキャンチェーンは、1つの人力 シフトレジスタとして動作する複数のフリップフロップ 同路を有するスキャンチェーンを少なくとも2つ有し、 端子にて結線されている半導体集積回路。

【請求項2】請求項1の半導体集積回路において、

5B048

360U

9A001

前記スキャンチェーンの組を変更する結線変更回路を有 する半導体集積回路。

【語来項3】シフトスキャンガ式で設計された半導体集 積回路において、

1 つの出力端子に接続する符号圧縮回路とを有する半導 シフトレジスタとして動作する複数のフリップフロップ 前記少なくとも2つのスキャンチェーン回路を入力とし 回路を育する少なくとも2つのスキャンチェーンと、 体集積回路。

[ 請求項4] 請求項1, 2, 3の少なくとも1つの半導 体集積回路において、

フリップフロップ回路から組合せ回路的に信号を伝播で の組にしいて、各々のスキャンチェーンに会まれる前記 1 つの入力端子にて結線する流記スキャンチェーン回路 きる領域が互いに交わらない半導体集積回路。

【請求項5】シフトスキャンガ式で設計された半導体集 独回路において、 組合ゼ回路的に独立に動作する少なくとも2つの部分回 路があり、テスト時にシフトレジスタとして動作する複 数のフリップフロップ回路を有するスキャンチェーンの 各々が少なくとも10の部分回路内に含まれており、前 記スキャンチェーンの少なくとも2つが結線変更回路を **通り1つの人力端子に接続し、前記スキャンチェーンの** 少なくとも2つが符号圧雑回路を通り1つの出力猶予に 接続する半導体集積回路。

回路で前記フリップフロップ回路が対応するように前記 **前記組合せ回路的に独立に動作する少なくとも2つの部** 分回路が近一の回路であり、近記少なくとも2つの部分 【請求項6】請求項5の半導体集積回路において、 スキャンチェーンが構成される半導体集積回路。

【請求項7】請求項1~6の少なくとも1つの半導体集 **道記少なくとも2つのスキャンチェーンを結線する結**線 街回路において、

前記少なくとも2つのスキャンチェーンが接続する符号 圧縮回路の出力に接続されたパターン圧縮器とを有する 変更回路への人力に接続されたパターン発生回路と、

【請求項8】シフトレジスタとして動作する複数のフリ ップフロップ回路を有する少なくとも2つのスキャンチ エーンからなる部分回路を複数有し、 1つの前記部分回路に対して未検出の仮定枚障に対しテ ストパターンを生成する第一のステップと

道記部分回路の全てに対して通記第一のステップを実行 するまで前記第一のステップ及び前記第二のステップを 近記部分回路の全てに対して、生成したアメトバターン 繰り返すテストパターン生成工程が記憶された記憶媒 の故障シミュレーションを行う第一のステップを有し

[発明の詳細な説明]

[000]

[発明の属する技術分野] 本発明は、シフトスキャンガ 式で設計されたテスト回路を有する半導体集積回路及び 記憶媒体に関する。

[00002]

【従来の技術】半導体集街同路のテストを容易にする技 す)に値を設定及び認み出しを可能とする回路を付加す るスキャン方式がある。スキャン方式により、内部状態 シフトスキャンガ代と、各ドFに固有のアドレズを決め - 般に、シフトスキャン方式の方が単純な回路で設計可 状に接続されたFFに次々と値を設定、競み出しをする 能であるが、アドレススキャンガ式では、必要なFFの る。スキャン方式は、シフトレジスタを用いてチェーン をもつためにテストパターン生成の難しい順序回路を、 定,読み出しするアドレススキャン方式に大別される。 術として、全てのフリップフロップ(以下、FFと略 内部状態をもたない組合せ回路として扱うことができ ておき、このアドレスにより遊択されたFFに値を設 説み出しが可能である。 値のみ設定、

【0003】シフトスキャンガ式では、チェーン状に接 部のドドのみ値を設定、読み出しする場合でも、シフト このため、シフトスキャンガ式では、テストに必要なデ **ータ鍓(テストデータ鍓)が大きい、テストに要する時** 間 (テスト時間) がかかるといった問題があった。これ **積回路」がある。これは、スキャンチェーンに含まれる** レジスタとして動作するためスキャンチェーンに含まれ に対する改良策として、特開平9~5403 号の「半導体集 するために分割した場所にバイバス用セレクタ回路を挿 FFを複数の群に分割し、大々の群を逸収的にパイパス うに制御する回路を挿入する。これにより、FFに不必 要な値を設定する必要が減るため、テストデータ量やテ 入し、バイバスされた群に属するFFを作動させないよ る全ドドの値を設定、競み出しする場合と同じになる。 続されたFF群(以下、スキャンチューンと呼ぶ)の スト時間を削減できる。

る。これを回避するなである、特開平9-5403 号の「半 ンガ式では、上記に述べたように、テストデータ量が大 単体集街回路」では、バイパスするための信号線や制御 回路による回路面積のオーバーヘッドが大きいという問 [発明が解決しようとする獣題] ·般に、シクトスキャ きい、テストに要する時間がかかるといった問題があ

(5)

スキャンガ式におけるテストデータ量やテスト時間を削 【0005】本発明の目的は上記問題点に鑑み、シフト 減し、回路面積のオーバーヘッドを加えた半導体集積回 路を提供することにある。

[0000]

フリッププロップ回路と、各前記フリッププロップ回路 積回路において、シフトレジスタとして動作する複数の を接続するスキャンチェーンからなる少なくとも2つの 部分回路を有し、前記少なくとも2つの部分回路は、1 【欺闘を解決するための手段】上記目的を達成するため に本発明は、シフトスキャンガ式で設計された半導体集 つの人力端子にて結線されている構成とする。

【0007】このように2つ以上の部分回路への入力の ための入力端子を共用することにより、端子数が削減で 回路面積のオーバーヘッドを抑えた半導体集積回路を提 き、また、入力するテストデータ量が削減できるので、

[0008]

エーン110, 120, 130, 140をもち、それぞ 【発明の実施の形態】図1に、本発明の一実施例に係わ 1は、被検査回路102と、スキャンデータ入力端子1 2と、結線変更回路103と、符号圧縮回路104とか れ、スキャン機能付下F111~113,121~12 の入力、出力が可能なように接続されている。なお、被 る半導体集積回路の構成を示す。本半導体集積回路10 51, 152と、スキャンデータ出力端子161, 16 ら構成される。被検査回路102は、複数のスキャンチ 3, 131~133, 141~143がスキャンデータ 検査回路102は組合せ回路的に独立した部分回路17 1, 172をもち、スキャンチェーン110, 120は 部分回路171に、スキャンチューン130、140は 部分回路172に属する。結線変更同路103は、スキ 152が分岐点154でスキャンチェーン120と14 110と130の排他的論理和を排他的論理和回路16 キャンチェーン120と140の排他的論理和を排他的 論理和回路164にてとりスキャンデータ出力端子16 ーン110と130に分岐し、スキャンデータ入力端子 3にてとりスキャンデータ出力端子161に出力し、ス ャンデータ入力端子 1 5 1 が分岐点153でスキャンチェ 0に分岐する。符号圧縮回路104は、スキャンチューン 1に出力する。

アウトビン(SO)とスキャンインビン(SI)を接続 する信号線、及びスキャン入力端子151と、最初のス キャン機能付きFF111に接続する信号線、及びスキ 1.3から接続する信号線から構成される部分回路をいい **群に入力するクロックを制御する(図2のスキャン機能** 【0009】尚、スキャンチェーン110は、スキャン 機能付きFF聨111~113、及びそれらのスキャン ャン出力端子161と、最後のスキャン機能付きFF1 ます。このスキャンチェーンは、スキャン機能付きFF

より、シフトレジ 12120, 13 ロックとスレーブ のように、システ **仕きFFの例では、図5の時刻1,2** スタとして動作します。スキャンチェ ムクロックを 0 に固定してマスターク クロックに交正に1を与える) ことに 0, 140も回案が中。

【0010】ここで、スキャン機能付下下の--構成例と その動作について、図2を用いて説明する。

、システムクロッ I, CK=1, MC 【0011】スキャン機能付FF201は、マスターF F203への信号 K=1, MC=0のときDの値、CK=0, MC=1のときSIの値、C 203は、マスタ F202とスレーブドF203の2つのFFから構成さ ーブクロックドン キャンアウトビン お、図1における 々はスキャン機能 線216の値、S  $121 \sim 123$ ックビン (MC) 付FF201と同じであり、クロック関連ピン(CK, 218に川力す ンインデン (S れる,マスタードド202は、スキャ クビン (CK) 213, マスタークロ 214を入力とし、状能をスレーブド 線216に出力する。状態の値は、C =1のとき不定とする。スレープFF ーFF202への信号線216, スレ 215を入力とし、状態をス (SO) 217とFF出力ピン(Q) C=0のとき前の状態の値とする。な 131~133, 141~1430庆 1)211, データ人カビン (D) 212 K=0, MC=0のとき近の状態の値 る。状態の値は、SC=1のとき信号 スキャン機能付FF111~113, MC, SC) は省略している。 (SC)

, SC=1に固定 3, データ入力ビン (D) 212のドFとして動作する。テスト時には、シフトレジスタの1つのドFとして スキャンデータ人力端子の値をマスターFF202〜取 及びFF田力ピン(Q)218に田力する。また、組合せ 回路による応答パターンの取り込みでは、システムクロ (D) 212の値をマスターFF202へ取り込み、ス 【0012】スキャン機能付FF201の動作について 動作するために、マスタークロック(MC)入力により × (SO) 217 り込み、スレーブクロック (SC) 入力によりマスター レーブクロックビン (SC) 215入力によりマスター 7 (CK) 21 FF202の状態をスレーブFF203~値を取り込 FF202の状態をスレーブFF203へ値を取り込 ックピン (CK) 213人力によりデータ入力ピン 説明する。通常動作時には、MC=0 することにより、システムクロックビ む。そしてその値をスキャンアウトビ

ンの長さ分繰り返す。この結果、スキャンデータ入力端 テスト時の動作の マスタークロックピン (MC) 214人力, スレーブク 子151から入力された信号列が、結線変更回路103 概略を説明する。まず、テストパターン設定のために、 ロックビン (SC) 215入力の処理をスキャンチェ-スキャンデータ入力端子151, 152への信号印加, [0013] 図1の実施例における、

により複数のスキャンチェーンに分配され、スキャンチ 1と131) には同じ値が設定される。スキャンデータ 入力ピン(D)212から取り込む。以降は、マスター クロックピン (MC) 214入力, スレーブクロックビ データ出力端子161, 162に出力する。スキャンチ に、スキャンチェーン120に含まれるスキャン機能付 FFI21~123とスキャンチェーン140に含まれ るスキャン機能付FF141~143に設定される。テ ピン (SC) 215人力を入力して、組合せ回路で計算 繰り返し、応答パターンを符号圧縮回路104により複 エーン110, 130は排他的論理和ゲート163を通 スキャンチェーン130に含まれるスキャン機能付下 0. 130で対応するスキャン機能付FF (例えば11 された応答バターンの値を各スキャン機能付FFデータ ン(SC)、215人力の処理をスキャンチェーンの長さ分 数のスキャンチェーンの値を圧縮した後、順次スキャン るため、スキャンデータ出力端子161には対応するス キャン機能付FF(例えば1111と131)で取り込ま ステムクロックピン (CK) 213とスレーブクロック ェーン110に含まれるスキャン機能付FIII~113 人力猶予152から人力された信号列についても同様 れた値の排他的論理和が出力される。以上の処理をテ ストパターンを全スキャン機能付下下に設定した後、 F131~133に設定される。スキャンチューン11 トバターンの数ほど繰り返す。

【0014】テスト時の動作の具体的な例を図4(1), 図5を用いて説明する。

【0015】図4(1)は、図1の実施例において、スキ 22, 4312432, 44124422450, 450 1, 442のデータ人力ピン(D)212に接続するとす 2つのスキャン機能付下F411と412,421と4 は被検査回路102の組合セ回路部分で、その出力であ る信号線413, 414, 423; 424, 433, 4 34, 443, 444はそれぞれ、スキャン機能付FF ャンチェーン数を4、スキャンチェーンの長さを2とし た例で、組合せ回路部分450がわかるように図を変更 している。被検査回路102は、4本のスキャンチュー る。結線変更回路103は、スキャンデータ入力端子1 5 1からの信号線がスキャンチェーン4 1 0 と4 3 0 に 分岐し、スキャンデータ入力端子152からの信号線が とりスキャンデータ出力端子161に出力し、スキャン め、同じスキャンデータ入力端子から入力されるスキャ 22と442に同じ値を設定する。符号圧縮回路104 エーン420と440の排他的論理和をとりスキャン 4112431, 4122432, 4212441, 4 ン410と430の排他的論理和を ン410, 420, 430, 440をもち、それぞれ、 ンチューンで対応するスキャン機能付下下、すなわち、 411, 412, 421, 422, 431, 432, 44 スキャンチェーン420と440に分岐する。そのた は、スキャンチェー

デーク出力編子161に出力する。なお、スキャンチェ ーン410,420の合まれる部分回路と、スキャンチ エーン430,440の含まれる部分回路は独立に動作

特開平12-258500

 $\widehat{\Xi}$ 

の2つのパターンを与えるとする。なお、all, al のである。図5の中で、1行目は時刻を表し、CK, M [0016] 図5は、図4(1)の回路における、テスト (all. a12, b11, b12, X, X, X, X) と 2, b11, b12, a21, a22, b21, b22t 0または1のいずれかの論理値、Xは不定値(0でも1 410, 420の含まれる部分回路内の仮定故障に対す Fのシステムクロックピン213, マスタークロックビ ン214, メレーブクロックピン2 1 5 への人力信号の被形 22, 431, 432, 441, 442は、スキャン機 能付下下の出力値(図2のQ及びSO)、161,16 (CK) 及びスレーブクロック (SC) を人力して、組 て、スキャン機能付下Fの組(4111. 412,421, (X, X, X, X, a21, a22, b21, b22) でもよい)を表す。第1のパターンはスキャンチェーン るものであり、筑2のパターンはスキャンチェーン43 0, 440の含まれる部分回路内の仮定故障に対するも C. SCは、それぞれ、図2で示したスキャン機能付F タ入力端子へ印加する値、41-1,412,421,4 2はスキャンデータ出力端子の出力値である。まず、1 ~3時刻目で第1のテストパターンをスキャン機能付F **Fに設定する。スキャンデータ入力端子151〜信号値** al2,aliスキャンデータ入力端子152へ信号値 力,スレーブクロック(SC)人力の処理を2回離り返 信号値も12, も11がスキャンチューン420及び4 **信号値も12が設定され、スキャン機能付下F421と** 441に信号値も11が設定される。テストパクーンを とs12,p11とr11,411とs11の排他的論 b 1 2, b 1 1 を印加し、マスタークロック (MC) 入 と432に信号値312が設定され、スキャン機能付下 40をシフトし、スキャン機能付下F422と442に 全スキャン機能付FFに設定した後、システムクロック p12, q11, q12, r11, r12, s11, s ブクロック(SC)入力により、応答パターンをシフト す。この結果、信号値a 1 2. a 1 1 がスキャンチュー ン410及び430をシフトし、スキャン機能付FFI12 F411と431に信号値a11が設定される。また、 合せ回路で計算された応答パターンの信号値 (p 1 1, 理和を計算した後、スキャンデータ出力端子161,1 ン取り出しで、マスタークロック (MC) 人力, スレー 時のタイムチャートの例である。 テストパターンとし する。符号圧縮回路104によりり12とr12, q12 である。1列目の項目で151,152はスキャンデ 12とする)を各スキャン機能付下ドデータ人力ピン 422, 431, 432, 441, 442) 720, (D) から取り込む。4, 5時刻目が第1の応答パタ

~6時刻目がパターン設定(第1の応答パターン取り出 しと重なっている)、7、8時刻目が応答パターン取り 6.2に出力する。第2のパターンについても回接で、

りを与えておく。まず、ステップ601で、部分回路の I Dであるnを1に初期化する。ステップ602で、部 【0017】上記の実施例における、テストパターン生 に、被検査回路102は組合せ回路的に独立な部分回路 **に分割可能で、各部分回路に1Dとして1からの通し部** ンを生成する。ステップ603で部分回路の1Dである nを1増加させる。ステップ604で、部分回路nに対 した、既に生成しているパケーンの投稿シミュレーショ ンを行う。ステップ605で、nが部分回路数でなかっ たら、ステップ602に戻って、部分回路n内の未検出 分回路n内の未検出の仮定故障に対しするテストパター 成処理の一方法を図6を用いて説明する。図1のよう の仮定故障に対しテストパターン生成を行う。

[0018] なお、図1、図4(1)のように、組合せ回 場合は、それを共用しない場合に比べて、単一箱追故障 ある。前者について、100仮定故障に対するテストパ 路的に独立な部分回路間でスキャンチェーンを共用する モデルにおける故障検出率の低下はない。 理由は信号を 設定する能力、信号を観測する能力が変わらないためで ターンはそれの属する部分回路内のスキャン機能付下下 1, 152により可能である。後者について、例えばス キャン機能付下F111と131の応答パターンの値が 圧縮される訳だが、故障は組合せ回路的に独立な部分回 路171と172のいずれか一方にしか存在しないと仮 定しているため、スキャン機能付FFi11と131の 国方に故障信号が伝わって排色的論理和ゲート163に のみを設定すればよく、スキャンデータ入力端子15 より故障信号が消失するということは生じない。

ャンデータ人力端子を共用しているため、1 つのテスト パターンについて、全スキャン機能付下下の値設定に必 要なスキャンデータ入力端でより入力する値の総数(テ ストデータ量と呼ぶ)は、全スキャン機能付FFの数よ り削減できる。特定の仮定故障の集合を検用するテスト パターンの集合に対するテストデータ曲に関しても、本 実施例はスキャンチェーンを共用しない従来のシフトス キャンガ式で1 つのテストパターンに独立な部分回路毎 【0019】この実施倒では、スキャンチェーンのスキ 本実施例によるテストデータ量の上限は、従來シフトス の場合テストパターン長は従来シフトスキャンガ式の方 キャンガ式と比べて、多くの場合削減できる。理由は、 が小さい)であるためで、本実施例は部分同路毎に故障 に故障を検出するテストパターンを埋め込んだ場合(こ を検出するテストパターン向士で共通なものがあれば、 さらにテストデータ量を削減できる。

【0020】さらに、スキャンデータ人出力に必要な端 子数とテスト時間に関して述べる。従來シフトスキャン

キャンデータ人!!! ック入力の繰り返し数を減らし、スキャンデータ人間力 実施例によれば、シフトスキャン方式において、組合せ ることにより、故 テスト時間は変わらないが、本実施例のようにスキャン トスキャンガ式とスキャンデータ人川力に必要な端了数 ため、テスト時間を削減できる。これは、1つのテスト に要する時間を削減できるためである。このように、本 た、その端子数の削減、あるいはテスト時間の短縮とい **力に必要な端子数を削減できる。本実施例で、従来シフ** を同じにすると、スキャンチェーンの長さを削減できる パターンあたりのマスタークロック入力とスレーブクロ キャンチェーン問 方式と比べてスキャンチェーンの長さを同じにすると、 を削減できる。 チェーンの人間力を共用することでス 回路的に独立な部分回路に含まれるス でスキャンデータ入出力端子を共用す 降検出率を落とさずにテストデータ量 う効果がある。

る。ただし、故障検出率低下の可能性があることを覚悟 【0021】なお、本実施例で、スキャンデータ入出力 端子を共用する条件である、組合せ回路的に独立な部分 データ人間力端子 いう効果は得られ しなければならない。この故障検出率低下の問題を回避 さはずしても、 回路内のスキャンチェーンという条件 ストデータ量の削減、また、スキャン 数の削減あるいはテスト時間の短縮と あるいは殺和する方法を述べる。

ンデータ入力端子 に接続する311, 312を信号線314~317に結 は信号線311の値を信号線316に出力するため、信 き、セレクタ321は信号線311の値を信号線315 に結線される。この結果、全スキャン機能付下下に設定 2倍にでき、テストパターンにおける同じ値しが設定で に、結線変更回路 **線312の値を信号線315に出力し、セレクタ322** B線311が信号線314,316に結線され信号線312 に出力し、セレクタ322は信号線312の値を信号線 できる値の組合せを図1の結線変更回路103に比べて 線する回路で、Phase信号313の値によって、結線方 法を変える。Phase=0のとき、セレクタ321は信号 が信号線315,317に結線される。Phase=1のと 315に結線され信号線312が信号線316,317 316に出力するため、信号線311が信号線314, きないスキャン機能付FF開の条件を緩和できる。 [0022] 例えば、図3(1)のよう 103を改良する方法である。 スキャ

論理和ゲート341~346に人力し、線形フィードバ 4については、図 スキャンチェーか ら入力される値は、信号線331~335を通り排他的 故障信号が消失する問題を回避できる。FF386~3 信号線347は 3(2)に示すような線形フィードバックシフトレジスタ を用いることで、スキャンチェーン間の依存関係により 信号線351,3 【0023】また、符号圧縮回路10 ックシフトレジスタにより圧縮される 39はシフトレジスタとして動作し、 2はフィードバックループを作る。

意され、信号線346は線形フィードバックシフトレジ 線形フィードバックシフトレジスタの初期化のために用 は、IEEE Design and Test of Computers(1993年3 スクのパターンを取り出すために用いる。詳しい動作 月79月~81日) などに記載されている。

チェーンという条件から、組合む回路的に信号を伝播で る条件を、組合せ回路的に独立な部分回路内のスキャン きる領域を用いた条件に綴めても、故障検用率を低下さ 【0024】次に、メキャンデータ人出力端子を共用す せない例を示す。 【0025】図4(2)(3)は、図4(1)における半導体 能付下下から信号が伝播する領域を示した図である。図 4(2)は、同一のスキャンチェーン年に、スキャン機能 (FF411, 412, 421, 422, 431, 43 2, 441, 442のFF田力ピン(Q)から信号が組 到遠する。同様に、スキャン機能付FF421, 422 は領域452, 4 5 3, 4 5 4 を伝播し、スキャン機能付下 F431, 432は領域454, 455, 456を伝播 (ハッチ部分) がお互いに交わらないので、スキャン機 集積回路の組合セ回路部分450について、メキャン磁 合せ回路的に伝播する領域を示している。すなわち、ス キャン機能付下ド411, 412は領域451, 452 を伝播し、信号線413、414, 423のいずれかに 457を伝播する。したがのて、スキャンチューン41 能付FFに信号を設定する能力はかわらない。 同様にス し、スキャン機能付FF441、442は領域456, キャンチューン420と440についてもスキャン機能付 0と430は、組合せ回路的に信号を伝播できる領域 FFに信号を設定する能力はかわらない。

信号が組合せ回路的に伝播する領域を示している。すな 1, 462を伝播し、信号線413, 414, 423の ン機能付下下で信号を観測する能力はかわらない。同様 【0026】--ガ、図4(3)は、同--のスキャンチェー 423, 424, 43 いずれかに到遠する。同様に、スキャン機能付下「42 ン機能付下F431, 432は領域464, 465, 4 ン410と430は、組合せ回路的に信号を伝播できる 3, 434, 443, 444のデータ人力ビン (D) へ 1, 422は領域162,463,464を伝播し、スキャ 66を伝播し、スキャン機能付下F441,442は4 領域(ハッチ部分)がお互いに交わらないので、スキャ にスキャンチェーン420と440についてもスキャン わち、スキャン機能付下ド411,412は領域46 66, 467を伝播する。したがって、スキャンチェ 機能付下下で信号を観測する能力はかわらない。 ン毎に、信号線413,414,

**ータ人出力端子を共用することにより、故障検出率を** 落とさずにテストデータ盘を削減できる。また、その端 [0027]このように、本英施例によれば、シフトス キャンガ式において、組合せ回路的に信号を伝播できる 領域が互いに交わらないスキャンチェーン間でスキャン

子数の削減、あるいはテスト時間の短縮という効果があ

特開平12-258500

9

し、故佼在回路102からパターン圧縮器111~の信 [0028] 最後の実施例では、BIST (組込み自己 テスト)方式を用いた半導体集積回路に対して、パター ン発生器フラーから被敵を回路102へ信号線を共用 5線を共用したもので図7に示す。

ーンに設定され、排他的論理和ゲート735,736で パターン圧縮器フューにより圧縮され、パターン圧縮後 ンを発生させても良い。また、テストされる被試験体で BISTモードのとき、パターン発生器721により発 出力される。尚、パターン発生器は、子め発生させるパ ある論理回路のテストは、そのパターン発生器121か ら発生させるパターンと、被検査回路102から出力さ れたパターンとを比較して、その輩用回路が故障したい 5, 716に伝播し、結線変更回路103にて分岐後ス キャンチェーンに設定され、川力されたデータは、それ 符号圧縮回路104は図1と同様である。セレクタ70 1によって、パターン印加モードとBISTモードを分 ける。パターン印加モードのとき、スキャンデータ人力 端子711,712から印加された信号は、信号線71 に伝播し、結線変更回路103にて分岐後スキャンチェ 【0029】被放在回路102,結構変更回路103, ぞれ符号圧縮回路104にて俳他的強用和されてスキャン ターンを設定しておいてもいいし、ランダム的にパタ 生された信号713, 714は、信号線715, データ出力端子733,734から出力される。 るかどうか等の検査を行う。

[0030]このように、本実施例によれば、BIST を用いたシフトスキャンガ式において、組合せ同路的に 独立な部分同路に含まれるスキャンチェーン間でスキャ ンデータ人出力を共用することにより、パターン発生器 やパターン圧縮器を共用することになり、ゲート数や配 線の物量を削減できるという効果がある。

【0031】更に、上記各実施例は、同路的なハード構 これらの機能を有するソフトウェアでも適応できるもの 成の半導体集積回路について述べましたが、本発明は、

【り032】上記ソフトウェアの本実施例としては、C 棋プログラムを記憶することで、このソフトウェアの製 作企業外の方々や、ユーザ自身が集積回路、またはその D-POM等の記憶媒体に実施例の機能を有する回路情 中の論理回路等の試験を容易に実行できる効果がある。

おけるテストデータ量やテスト時間を削減し、回路面積 [発明の効果] 本発明によれば、シフトスキャンガ式に のオーバーヘッドを抑えた半導体集積回路を提供でき

【図面の簡単な説明】

【図1】本発明に係る半導体集街回路の一実施例を示す

8

[凶2] 本発明のスキャン機能付下下回路の一例を示す 因である。 凶である。

[図3] 本発明の結線変更同路(1)及び符号圧縮回路 (2) の : 実施例を示す図である。

【図4】本発明のスキャンチューンの信号伝播領域を説 明する図である。

[図5] 本発明に係る半導体集積回路のタイミングチャ ートを示す図である。

【図6】本発明に係るテストパターン生成のフロ ートを示す図である。

【図7】本発明に係る半導体集街回路のBIST同路の 一、実施例を示す図である。

[符号の説明]

101…半導体集積回路、102…被檢查回路、103 430, 440  $121 \sim 12$ …結線変更回路、104…符号圧縮回路、110,12  $111 \sim 113$ , 0, 130, 140, 410, 420, …スキャンチェーン、 4.42

431, 432, 441.

2, 421, 422,

[ [ ]

<u>-</u>

3, 131~133, 141~145, 411, 41

,172…部分回 215…21 12…データ人) 345, 735 …スキャンデー 47, 351, …信号線、21 , 322... 41 451~457, 461~467…領域、713, 7 クビン (CK) …スキャンアウトピン(SO)、218…FF出力ピン タ、336~339…FF、450…組合七回路部分 4, 433, × 721...... 7 214…マスタークロックピン (MC) 153 734 三万端子、163, 164, 341~ 736…排他的論理和ゲート、171 路、202…マスターFF、203… 11…スキャンインビン (SI)、2 ピン (D) 、213…システムクロッ 314~317, 331~335, 3 52, 413, 414, 423, 42 4, 443, 444, 715, 716 2 16, (Q) 、313…Phase 信号, 321 2…スキャンデータ人力端子、 …スキャン機能付FF、151 £, 161, 162, 733. ーブクロックピン (SC)、 4, 731, 732…倡号、 741…パターン圧縮器。

SO 217 [区区] Ø M 211 SI

裁検空回路

1520

[9図]

[三図]

Ø

**∞** 

部か回路Pに対して既中氏 ターンの牧師シミュフーション

ロロ御分回路観で


[ <del>\*</del> | **\*** | [<u>₹</u>

**特開平12-258500** 



[图7]

7



フロントページの統領

(72) 発明者

彦根 和文 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 島村 光太郎 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 26032 AAO4 AC10 AK15 AK16 580-48 AA20 CC20 DD05 DD16. 9A001 BB05 LZ05